ENROL

Zeitgemäße elektronische Systeme müssen eine hohe Leistung erbringen und darüber hinaus energieeffizient und robust sein. Bis vor Kurzem reichte die Toleranz gegenüber einer bestimmten Menge einzelner Fehler aus, um einen zuverlässigen Betrieb eines Systems zu gewährleisten. Heutzutage ist angesichts hoher Systemkomplexität und erheblicher Parameterschwankungen ein hohes Maß an Robustheit erforderlich, um einen zuverlässigen Betrieb zu gewährleisten. Das System muss darauf vorbereitet sein, einer Vielzahl teilweise unerwarteter Fehlerauswirkungen und widriger Betriebsbedingungen standzuhalten. Bei der Erarbeitung von Maßnahmen zur Steigerung der Robustheit müssen Leistungs- und Siliziumfläche-Overhead sorgfältig minimiert werden.
Asynchrone Entwurfsmethoden gelten allgemein als sehr robust. Diese Robustheit lässt sich vor allem im Timing-Bereich beobachten, wo PVT-Änderungen problemlos und ohne Fehlfunktionen berücksichtigt werden können, d. h. die Selbstanpassungsfähigkeit des asynchronen Designs ermöglicht einen Betrieb mit der Geschwindigkeit, die durch die tatsächlichen Prozess-, Spannungs- und Temperaturparameter (PVT) vorgegeben wird. Um den Einsatz asynchroner Logik zu verbessern, ist es jedoch notwendig, die Robustheit dieses Ansatzes auch gegenüber den verschiedenen Fehlerquellen sicherzustellen. Es ist erforderlich, die potenziellen Vorteile asynchroner Entwurfsmethoden genau zu verstehen und zu nutzen. Weiche Fehler, wie etwa Single-Event-Transienten und Single-Event-Störungen, sind für Avionik- und Raumfahrtanwendungen sehr kritisch. Mit der Technologieskalierung wird die kritische Belastung von Transistoren reduziert und die Soft-Error-Rate (SER) steigt dramatisch an, was eine Fehlerminderung bei der terrestrischen Nutzung der Technologie erforderlich macht. Heutzutage geht es nicht mehr nur um einzelne Ereignisse, sondern es besteht auch die Notwendigkeit, Mehrbitfehler zu mindern. Gleichzeitig erfordern selbst fehlertolerante Schaltkreise und Anwendungen eine Leistungsreduzierung und erfordern eine aggressive Spannungsskalierung, was den Einsatz asynchroner Logik sehr attraktiv macht. In dieser Einstellung müssen Zeitfehler und Störungen/Transienten bewältigt werden, es gibt jedoch keine zufriedenstellende Lösung im Standard-Synchron-Bereich.
Angesichts der Tatsache, dass die Anforderungen an die zeitliche Flexibilität steigen, gleichzeitig der synchrone Ansatz jedoch nicht von Natur aus geeignet ist, diese zu erfüllen, wird das asynchrone Paradigma zum Schwerpunkt des ENROLL-Projekts. Das Ziel des ENROLL-Projekts besteht darin, die Robustheit effizienter asynchroner Schaltkreise sicherzustellen und Techniken zur Eindämmung transienter Fehler (auf Schaltkreis- und Architekturebene) systematisch zu klassifizieren und mit einer breiten Abdeckung zu erweitern. Von unten nach oben, beginnend mit einer umfassenden Fehlermodellierung, bis hin zu einer quantitativen experimentellen Bewertung ihrer jeweiligen Wirksamkeit, die Vergleiche und weitere Optimierungen ermöglicht. Darüber hinaus geht ENROLL über die heutigen vereinfachten und unrealistischen Grenzen von Einzelereignistransienten hinaus. Multi-Bit-Fehler, die aus einem einzelnen transienten Ereignis resultieren, werden in ENROLL sowohl auf physischer, d. h. räumlicher als auch architektonischer Ebene behandelt.